基于FSL总线的UART外设IP核设计_瑞达电器资料网,华玉生活

引言在基于MicroBlaze的SOPC系统中，将用户IP核整合到基于MicroBlaze的嵌入式软核处理器系统中，通常有两种方法：一种是将IP核连接到OPB总线；另一种是将用户IP连接到MicroBlaze专用的FSL总线上。尽管OPB和FSL总线都是MicroBlaze软核与FPGA其他片上逻辑资源连接的主要途径，但它们的分工足不同的。OPB总线适用于将要求低速和低性能的设备连接到MicroBlaze系统中；而FSL总线则适用于将对时间要求高的用户自定义IP核，整合到基于Micr

引言

在基于MicroBlaze的SOPC系统中，将用户IP核整合到基于MicroBlaze的嵌入式软核处理器系统中，通常有两种方法：一种是将IP核连接到OPB总线；另一种是将用户IP连接到MicroBlaze专用的FSL总线上。尽管OPB和FSL总线都是MicroBlaze软核与FPGA其他片上逻辑资源连接的主要途径，但它们的分工足不同的。OPB总线适用于将要求低速和低性能的设备连接到MicroBlaze系统中；而FSL总线则适用于将对时间要求高的用户自定义IP核，整合到基于MicroBlaze的软核系统中，以实现硬件加速。

在Xilinx公司提供的IP核中，有基于OPB总线的UART外设IP核，但是没有基于FSL总线的IP核，使得该UART外设在对时间要求高的系统中性能受到制约。在这种情况下，有必要设计基于FSL总线的UART外设，以使得UART能够在高速系统中发挥最佳性能。

Xilinx公司的MicroBlaze软核是支持CoreConnect总线的标准外设集合。MicroBlaze处理器可以运行在150MHz时钟下，提供125DMIPS的性能，非常适合于设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。

1 MicroBlaze体系结构

1.1 MicroBlaze内核结构

MicroBlaze是基于Xilinx公司FPGA的微处理器IP核，与其他外设IP核一起，可以完成可编程系统芯片(SOPC)的设计。MicroBlaze处理器采用RISC架构和哈佛结构的32位指令和数据总线，可以全速执行存储在片上存储器和外部存储器中的程序，并访问其中的数据。内核结构如图1所示。