摘 要：本文通过分析具有局域空穴槽结构的SOI LDMOS在反偏时电荷和电场分布，指出束缚在空穴槽底部Si/SiO2界面的反型层空穴是提高器件耐压的主要原因，据此提出界面电荷耐压模型，分析该结构的SOI LDMOS的击穿机理，并将解析结果与MEDICI的模拟结果进行比较，表明该模型能较好的解释该结构的击穿机理。
    关键词：SOI LDMOS 击穿机理 界面电荷耐压模型
   
    The Breakdown Mechanism for SOI LDMOS with Local Holes Trench
    Yongfang Guo, Yufeng Guo, Z. J. Li, J. Fang, G. Zhu
    IC Design Center of UESTC, 610054
    Abstract: The Distribution of the charge and the electric field was analyzed for a novel SOI LDMOS with local holes trench in the paper. The Breakdown Voltage is increased by the holes that were bond in the bottom of trench. The breakdown model of interface charges was proposed to research the new structure. The comparisons between analytical and simulative results were shown that this model is reasonable.
    Key Word: SOI LDMOS Breakdown Mechanism Breakdown Model of Interface Charges
   
    1 引 言
    SOI器件及集成电路具有泄漏电流小、寄生电容小、功耗小、集成度高、抗辐射能力强等优点[1]，被誉为二十一世纪高速、低功耗的硅集成主流技术[1]。SOI LDMOS是SOI高压智能功率集成电路的核心器件，近年来成为半导体功率器件研究的一个热点。SOI LDMOS结构的耐压取决于器件的横向耐压和纵向耐压中的较小者。器件的横向耐压可以采用和体硅器件相同的技术来进行改善，如场板技术、双RESURF技术等[2]。但由于工艺和结构的限制，如何提高器件的纵向耐压，成为SOI LDMOS研究中的一个难点。
    Akio Nakagawa等提出在SOI结构中引入一层N+缓冲层来提高器件的纵向耐压[3][4]，但是由于工艺的限制，N+缓冲层的厚度很难控制得很薄，不能完全屏蔽埋层SiO2中高电场的影响，其击穿电压在优化情况下可接近700V[5~7]。刘启宇等人提出了一种具有局域空穴槽结构的SOI LDMOS结构[8]，并利用MEDICI软件对该结构进行了优化设计，得到器件的理想击穿电压最高可达2100V。但却没有给出一个较好的物理模型来解释该结构器件可大幅度提高击穿电压的原因。
    本文通过分析具有局域空穴槽结构的SOI LDMOS在反偏时的电荷和电场分布，指出束缚在空穴槽底部的反型层空穴是提高器件耐压的主要原因，据此提出界面电荷耐压模型，利用此模型，对局域空穴槽结构的击穿机理进行分析，然后将计算结果与MEDICI的模拟结果进行比较，验证模型的正确性。
    2 器件结构与界面电荷耐压模型
    图1是漏端下的局域空穴槽结构示意图。当器件反偏时，Si层、埋层SiO2和处于零电位的衬底构成一个MOS结构，在接地衬底的零电位作用下，Si/SiO2界面的硅侧从耗尽状态变化到强反型状态，从而在槽内底部形成一层高浓度空穴层。图2给出了槽内空穴浓度分布的三维图。从图中可以看出，槽底的空穴分布均匀，而在底角处，由于而且受槽侧壁的影响，空穴发生了局部积累，使得浓度非常高。
    根据高斯定理，电位移具有全连续性，所以有
       （1）
    式中， 和 分别是Si/SiO2的界面上SiO2侧和Si侧的电场， 是埋SiO2层界面上硅侧的空穴界面电荷， 和 分别是Si和SiO2的介电常数。
    当Qs=0时，相当于常规SOI器件，若取 ， ，可得 ，即埋SiO2层中的电场最多为Si层中的三倍，从而限制了SiO2层的耐压。而局域空穴槽结构由于束缚了Si反型产生的高浓度界面正电荷，使得Qs远远大于零，大幅度提高埋SiO2层内的电场强度，直至达到其临界击穿电场，从而提高器件的纵向击穿电压。

    若认为器件的击穿发生在埋SiO2/Si界面的Si侧，器件纵向电场分布采用一维近似，则器件的纵向耐压可写成
    （2）
    其中， 是Si的临界击穿电场， 是击穿时埋SiO2层内的电场， 和 分别是埋SiO2层和Si层的厚度。
    将（1）式带入（2）式，整理可得
    （3）
    令Qs=0，可得到常规SOI LDMOS的纵向击穿电压为
    （4）
    （4）式代入（3）式，可得
    （5）
    其中，NQ为引入的界面电荷面密度，q为单位电荷的电量。
    从图2可知，由于槽形状的影响，槽底的空穴在边角处发生积累，为了计入此处的空穴，我们引进形状因子k，令
    （6） 
    Ns为槽底中部的空穴面密度，形状因子k与槽的高度、宽度等因素有关。
    将上式代入（5）式
    （7）
    （7）式表明，和常规SOI LDMOS结构相比，局域空穴槽结构由于引入了界面空穴层，而使纵向承受的耐压得以提高，而且提高的幅度与空穴的浓度成正比。
    3 结果与讨论
    根据以上讨论，槽底部反型层中的高浓度空穴大大提高了埋层SiO2的电场，使得器件的纵向耐压大部分由埋层SiO2来承担。图3和图4分别是具有局域空穴槽结构的SOI LDMOS的三维电场分布和漏端下纵向电场分布。可见在漏端下，由于埋SiO2层承受的偏压高，Si层反型强，槽内被束缚的空穴多，空穴对SiO2电场的贡献越大，而在源端下，槽底空穴浓度非常小，由于高斯定理的限制，SiO2层内电场只有Si层电场的三倍。
   

    由（7）式可以看出，击穿电压VB与引入的槽底界面电荷浓度Ns成直线关系，而且该直线与电压轴的交点是同样硅层和埋SiO2层厚度的常规SOI LDMOS器件的击穿电压。图5是Si层厚度为10um，埋SiO2层厚度为3um时击穿电压与槽底中部空穴面密度的关系（形状因子k取0.25），可以看出，击穿电压VB与界面电荷浓度Ns的直线关系非常明显。从图中可以计算，界面电荷浓度每提高1012cm-2，耐压提高140V。而同样硅层和埋SiO2层厚度的常规SOI LDMOS器件的击穿电压只有500V左右（曲线在x轴上的截距）。而且，计算值与模拟值非常接近，这说明界面电荷耐压模型能够较好的解释局域空穴槽结构器件的击穿机理。
    将（3）式变形，可得到，
    （8）
    可见，在相同击穿电压的情况下，界面电荷Qs与 的倒数成直线关系。这是因为，埋氧层的厚度越薄，SiO2/Si界面的Si侧反型越强烈，束缚在槽内的空穴浓度就越高。由（1）式可知，空穴浓度越高，埋SiO2层的电场也越高（最大可达到SiO2的击穿电场），使其承受得耐压不会因为厚度的减少而降低，从而使得击穿电压有可能保持不变。图6给出的实验结果和模拟结果的一致性也说明了这一点。
   
    4 结 论
    局域空穴槽结构可以束缚Si层反型产生的空穴界面电荷，这层界面电荷，提高了埋SiO2层中的电场，使其承受更多的耐压，从而使器件的纵向击穿电压大大提高，同时提出了界面电荷耐压模型，并与数值模拟结构进行了比较，表明该模型能够较好地解释局域空穴槽结构的击穿机理。
   
    参考文献：
    [1] F. Udrea, D. Garner, K. Sheng, A. Popescu, H. T. Lim and W. L. Milne. SOI power devices. Electronics & Communication Engineering Journal Feb. 2000, p 27-40
    [2] X.. B. Chen, B. Zhang and Z. J. Li, Theory of Optimum Design of Reverse-Biased p-n Junctions using Resisted Field plates and Variation Lateral Doping, Solid state Electronics, Vol.35 No. 9, p. 1365(1992)
    [3] N. Yasuhara，A. Nakagawa and K. Furukawa，“SOI device structures implementing 650V high voltage output devices on VLSIs” ，IEDM Tech. Dig.，pp141～144，1991
    [4] A. Nakagawa，N. Yasuhara and Y. Baba，“Breakdown voltage enhancement for devices on thin silicon layer/silicon dioxide film” ，IEEE Tran. Electron Devices，Vol.38，No.7，pp1650～1654，1991
    [5] S. M. Sze, 《 Physics of Semiconductor Device》, A Wiley-Interscience Publication, 1981
    [6] Bo Zhang，《Power Semiconductor Devices and Smart Power ICs》，电子科技大学出版社，2001
    [7] 杨健，“功率集成电路中的高压横向MOS晶体管”，电子科技大学博士论文，1999
    [8] Qiyu Liu, Zhaoji Li, Bo Zhang and Jian Fang. The Research on Breakdown Voltage of High SOI LDMOS Devices With Shielding Trench. ICSICT 2001, p159-161
   
    作者简介：
    郭永芳 女，1978年生，2000年毕业于电子科技大学微电子科学与工程系，现就读于电子科技大学微电子与固体电子学院，硕士二年级学生。
    郭宇锋 男，1974年生，2001年毕业于四川大学材料科学与工程系，现在电子科技大学微电子与固体电子学院攻读博士学位，主要从事半导体功率器件及集成电路的研究。