0引言作为面向数字信号处理的可编程嵌入式处理器,DSP具有高速、灵活、可靠、可编程、低功耗、接口丰富、处理速度快、实时性好等特点。雷达信号处理系统所涉及的主要技术包括数据重采样、参数估计、自适应滤波、恒虚警处理、脉冲压缩、自适应波束形成和旁瓣对消等,通常需要完成大量具有高度重复性的实时计算。由于DSP可以利用硬件算术单元、片内存储器、哈佛总线结构、专用寻址单元、流水处理技术等特有的硬件结构,来高速完成FFT
0 引言
作为面向数字信号处理的可编程嵌入式处理器,DSP具有高速、灵活、可靠、可编程、低功耗、接口丰富、处理速度快、实时性好等特点。雷达信号处理系统所涉及的主要技术包括数据重采样、参数估计、自适应滤波、恒虚警处理、脉冲压缩、自适应波束形成和旁瓣对消等,通常需要完成大量具有高度重复性的实时计算。由于DSP可以利用硬件算术单元、片内存储器、哈佛总线结构、专用寻址单元、流水处理技术等特有的硬件结构,来高速完成FFT、FIR、复数乘加、相关、三角函数以及矩阵运算等数字信号处理。因此,DSP非常适合雷达数字信号处理算法的实现。本文详细地介绍了一种基于ADI公司高性能DSP—ADSP-TS101的雷达信号处理系统的具体实现方法。
1 系统部件及信号处理算法的实现
本系统是某雷达的信号处理机,总共有4块电路板,分为母板、抗干扰板、脉冲压缩板和MTD板。
1.1 母板
母板主要是为其它三块单板提供电源,同时也可作为单板间信号传送的桥梁,将处理完的视频数据送到显示器显示。
1.2 抗干扰板
抗干扰板的主要功能包括中频采要、正交解调与低通滤波、自适应旁瓣对消及旁瓣消隐等。
(1) 中频采样
中频采样主要是通过ADC读人中频数据。本系统的ADC采用美国ADI公司生产的12位、40MSPS转换速率的高性能模数转换器,来将I、Q两路模拟信号以某一采样率转换为数字信号。
(2) 正交解调与低通滤波
该功能用于在FPGA中完成正交解调与低通滤波。在该系统中,FPGA选用的是ALTERA公司生产的EP1K100,,图1所示是该系统的中频解调示意图。由于系统会将采样信号均转换为1,0,-1,0,1……这样的数字序列,故在对采样信号进行解调后,会使其变为零中频信号,然后再对其做FIR低通滤波。
(3) 自适应旁瓣对消及旁瓣消隐
实现上述两算法总共要用到4片ADSP—TS101S。为了简化系统硬件、减少DSP的片间连线,系统的4个DSP之间应以松耦合的链路方式进行链接。可由DSP1将经过FlR低通滤波后的零中频信号以DMA方式读入。为了保证处理的数据为一帧完整的数据,本系统采用乒乓方式读人I、Q两路数据,这样可以保证一边读数据,一边处理,同时将定点数据转换为浮点数,并将处理结果送到DSP2。DSP2主要用于计算最佳旁瓣对消参数WI和WQ,并做旁瓣对消工作,再把处理结果送到DSP3。DSP3主要负责转发主副通路I、Q两路数据到DSP4,并计算主副通路I、Q两路数据模值的工作,同时负责将处理结果送到DSP4。DSP4主要完成旁瓣消隐运算并将处理结果发往脉冲压缩板。