使用TMS320C542构成数据采集处理系统_瑞达电器资料网,华玉生活

摘要：使用ＴＩ公司Ｃ５０００系列ＤＳＰ中的ＴＭＳ３２０Ｃ５４２构成了一个数据采集处理系统，介绍了系统的结构、性能、工作流程及设计的注意事项。

关键词：ＴＭＳ３２０Ｃ５４２数据采集处理ＣＰＬＤ

近年来，随着ＤＳＰ技术的普及，一大批低价格、高性能ＤＳＰ芯片的出现，越来越多的电子工程技术人员开始使用ＤＳＰ来进行系统设计。本文以ＴＩ公司Ｃ５０００系列ＤＳＰ中的ＴＭＳ３２０Ｃ５４２为例，构成一种数据采集处理系统。文中详细地分析了系统的结构、设计的注意事项、ＨＰＩ接口的工作原理与连接方法、系统的工作流程以及软件编制中的注意事项。

１ＴＭＳ３２０Ｃ５４２结构及应用

ＴＭＳ３２０Ｃ５４２是ＴＩ公司Ｃ５０００系列ＤＳＰ中的一种，Ｃ５０００系列共有的特点如下：

·改进的哈佛结构，包含一条程序总线，三条数据总线和四条地址总线

·高度并行的ＣＰＵ和针对应用优化的硬件

·针对算法和高级语言优化的指令集

·先进的ＩＣ技术使其既高性能又低功耗

Ｃ５０００系列内部硬件功能块如图１所示。其中，有：４０ｂｉｔ算数逻辑单元（ＡＬＵ）；两个４０ｂｉｔ累加器Ａ和Ｂ；１７×１７ｂｉｔ乘加单元（４０ｂｉｔＭＡＣ　，可作６４级ＦＩＲ运算而不必考虑溢出；

计算、选择、存储单元（ＣＣＳＵ），特别适合Ｖｉｔｅｒｂｉ等算法；４０ｂｉｔ桶型移位寄存器；片上双存取ＲＡＭ，每机器周期可存取两次；片上单存取ＲＡＭ，可同时访问两块片上存储区；片上外围接口，包括串口、定时器、ＰＬＬ、ＨＰＩ接口等。
ＴＭＳ３２０Ｃ５４２自身特点如下：

·２５ｎｓ单周期定点指令执行时间，５Ｖ供电

·１０ＫＷｏｒｄｓ１６ｂｉｔ　片上双存取ＲＡＭ

·６４ＫＷｏｒｄｓ程序，６４ＫＷｏｒｄｓ数据，６４ＫＷｏｒｄｓＩ／Ｏ存储空间

·２ＫＷｏｒｄｓＨＰＩ接口，可通过此接口方便地与主设备进行信息交换，主设备也可通过此接口下载ＤＳＰ程序

·一个自动缓冲的串口和一个ＴＤＭ串口，且都可用作标准同步串口

此外，Ｃ５０００系列ＤＳＰ可使用ＪＴＡＧ接口进行调试，可完全控制ＤＳＰ上的所有资源，使用方便可靠。

２系统结构

由ＴＭＳ３２０Ｃ５４２构成的数据采集处理系统的结构如图２所示，以ＤＳＰ为中心，带有６４Ｋ程序ＲＡＭ，６４Ｋ数据ＲＡＭ，并通过１６Ｋ×１６的ＦＩＦＯ将数据送到ＤＡ，１６Ｋ×１６的ＦＩＦＯ将ＡＤ采集的数据送到ＤＳＰ。与主机通过ＨＰＩ接口进行数据交换。对ＳＲＡＭ、ＦＩＦＯ、ＡＤ、ＤＡ的控制，ＤＳＰ所需各种状态信息的获取，以及与主机的其它一些联系，都通过ＣＰＬＤＡ和ＣＰＬＤＢ来实现。

Ｃ５０００系列ＤＳＰ关键的外部接口信号如下：

·Ａ０～Ａ１５，地址总线

·Ｄ０～Ｄ１５，数据总线

·／ＭＳＴＲＢ，外部存储器存取闸

·／ＩＯＳＴＲＢ，Ｉ／Ｏ存取闸

·Ｒ／Ｗ，读写信号

·／ＰＳ，程序空间选择

·／ＤＳ，数据空间选择

·／ＩＳ，Ｉ／Ｏ空间选择

·ＲＥＡＤＹ，数据准备好

此外，还有／ＨＯＬＤ、／ＨＯＬＤＡ等，本系统未用。

２．１存储器控制

程序存储器和数据存储器各使用一片６４Ｋ×１６的ＳＲＡＭ，为了使ＤＳＰ对外存的操作尽量快，其速度等级为１２ｎｓ。使用／ＰＳ作程序存储器的片选，

／ＤＳ作数据存储器的片选，而两片存储器的读写信号如下：

／ＯＥ＝ｎｏｔ（ｎｏｔ（／ＭＳＴＲＢ）ａｎｄｎｏｔ（Ｒ／Ｗ））　

／ＷＲ＝ｎｏｔｎｏｔ（／ＭＳＴＲＢ）ａｎｄ（Ｒ／Ｗ）　

出于高速的需要，采用了Ｘｉｌｉｎｘ公司的ＸＣ９５３６生成逻辑（ＣＰＬＤＡ）。ＸＣ９５３６管脚至管脚的延迟为５ｎｓ，内部有３６个宏单元，可用管脚３４个，可在线编程，使用起来有很多优点。通过这些措施，系统可零等待地存取程序和数据ＲＡＭ，也就是说，存储器读可达４０Ｍ×１６ｂｉｔ，写可达２０Ｍ×１６ｂｉｔ。

２．２ＦＩＦＯ控制

用于ＤＡＦＩＦＯ的写和ＡＤＦＩＦＯ的读都由ＣＰＬＤＡ产生，其逻辑方程为：

／ＡＤＦＩＦＯＲ＝ｎｏｔ（ｎｏｔ（／ＩＯＳＴＲＢ）ａｎｄｎｏｔ（Ｒ／Ｗ）ａｎｄＡＤＤＲ０ｘ０）　

／ＤＡＦＩＦＯＷ＝ｎｏｔ（ｎｏｔ／ＩＯＳＴＲＢ）ａｎｄＲ／ＷａｎｄＡＤＤＲ０ｘ０）

其中，ＡＤＤＲ０Ｘ０指ＤＳＰ的Ａ１５～Ａ１３为零。

ＤＩＦＩＦＯ由两片容量１６Ｋ×９ｂｉｔ、速度１０ｎｓ的ＦＩＦＯ构成，ＡＤＦＩＦＯ亦如此。由于控制信号的低延迟和ＦＩＦＯ的高速，对ＦＩＦＯ的存取也达到了零等待，即：使用ＲＰＴ或ＲＰＴＺ指令时，可达２０Ｍ×１６ｂｉｔ／ｓ。

２．３Ａ／Ｄ和Ｄ／Ａ控制

Ａ／Ｄ转换器负责将外部模拟信号变换成ＤＳＰ可处理的数字量，是ＤＳＰ进行处理的基础，在系统中具有十分重要的地位，采用的是１０Ｍ采样率、１２ｂｉｔ分辨率的ＡＤ９２２０，如果需要，可在不改板的情况下换成２０Ｍ或４０Ｍ采样率的Ａ／Ｄ。而Ｄ／Ａ则将ＤＳＰ生成的数字信号变成模拟量，完成信号的输出或对系统其他部分的控制，采用了１００Ｍ速度的ＡＤ９７６２。Ａ／Ｄ和Ｄ／Ａ的控制信号如下：

·ＡＤＣＬＫ和ＤＡＣＬＫ，分别是Ａ／Ｄ转换器和Ｄ／Ａ转换器的时钟

·ＡＤＦＩＦＯＷ，将Ａ／Ｄ转换的数据写入ＡＤＦＩＦＯ

·ＤＡＦＩＦＯＲ，从ＤＡＦＩＦＯ读出数据以供Ｄ／Ａ转换

·ＤＡＦＩＦＯＭＲ和ＤＡＦＩＦＯＲＴ，用于ＤＡＦＩＦＯ的清零和重传

·ＡＤＦＩＦＯＭＲ和ＡＤＦＩＦＯＲＴ，用于ＡＤＦＩＦＯ的清零和重传

此六个信号都由ＣＰＬＤＢ产生，ＣＰＬＤＢ采用的是Ｘｉｌｉｎｘ公司的ＸＣ９５１０８，速度为１０ｎｓ，有１０８个宏单元，可在线编程，因而有较高的灵活性。使用２４ＭＨｚ的晶振为ＣＰＬＤＢ提供时钟，由ＤＳＰ通过Ｉ／Ｏ口向ＣＰＬＤＢ写入数据以控制ＡＤＣＬＫ和ＤＡＣＬＫ的开关和频率，并以Ｉ／Ｏ写的方式产生ＦＩＦＯ的清零和重传信号。

２．４ＣＰＬＤＡ和ＣＰＬＤＢ的应用

由以上介绍可以看出，

整个系统的逻辑都由ＣＰＬＤＡ和ＣＰＬＤＢ产生。此外，它还有以下功能：

·ＦＩＦＯ的所有状态信号，系统外部送入的各种控制和状态信号，都送入了ＣＰＬＤＢ，可由ＤＳＰ通过Ｉ／Ｏ方式读取

·ＤＳＰ的四个外部中断、ＮＭＩ中断都连至ＣＰＬＤＢ，可通过Ｉ／Ｏ口实时控制哪个信号接入哪个中断，具有较大的灵活性

·ＤＳＰ的通用Ｉ／Ｏ管脚ＢＩＯ和ＸＦ连至ＣＰＬＤＡ，可以查询方式快速响应外部信号
·主机对ＤＳＰ的复位和其它一些特征的控制，对ＤＳＰ的某些信息的读取

·ＤＳＰ对其它一些外围电路的控制

由于在硬件设计时，对实际应用的要求并不能完全了解，因此需要使系统有足够的冗余和灵活性，使用ＣＰＬＤ可以达到这一要求。通过将可能需要的各种控制和状态信号引入ＣＰＬＤ，并利用ＣＰＬＤ的大容量和现场可编程性，可根据不同的要求进行现场修改，从而使系统设计的成功率更大，并且有很大的灵活性。

系统中使用了两片ＣＰＬＤ，而没有用一片大容量的ＣＰＬＤ代替，是出于系统性能的考虑。因为存储器和ＦＩＦＯ的读写信号需要较低的延迟才可满足零等待的要求，而大容量的ＣＰＬＤ延迟大且价格高，因而用ＸＣ９５３６满足系统对速度的要求，而用ＸＣ９５１０８满足系统复杂逻辑对容量的要求。

２．５ＨＰＩ接口

ＤＳＰ可使用ＨＰＩ（ＨｏｓｔＰｏｒｔＩｎｔｅｒｆａｃｅ　接口方便地与主设备或主处理器交换数据，而几乎不需增加额外的器件。对４０ＭＨｚ主频的３２０Ｃ５４２而言，通信速度最快可达６４Ｍｂｐｓ。而且Ｃ５０００系列ＤＳＰ通过某种连线方式，可利用ＨＰＩ接口下载程序，从而使系统具有更大的灵活性。ＨＰＩ接口的框图如图３所示，有ＨＰＩＡ（ＨＰＩ地址寄存器）、ＨＰＩＤ（数据寄存器）、ＨＰＩＣ（控制寄存器）三个１６ｂｉｔ寄存器，主设备就是通过这些专用寄存器与ＨＰＩ通信。在Ｃ５４２的１０Ｋ内部ＲＡＭ中，有２Ｋ字属于ＨＰＩ存储块。系统框图如图４所示，ＨＤ０～ＨＤ７是８位数据线，直接连到主设备的数据线上；ＨＣＳ为片选信号；ＨＤＳ１和ＨＤＳ２为数据锁存信号，在主设备的存取周期控制数据的传输，一般连至主设备的数据选通；ＨＲ／Ｗ决定当前操作是读还是写，可根据主设备的具体情况决定与何种信号相连；ＨＣＮＴＬ０／１用于主设备选择存取ＨＰＩ的哪一个寄存器和对寄存器的存取类型，连至主设备的地址线；由于ＨＰＩ寄存器是１６位，而ＨＰＩ与主设备仅以８位数据线相连，因而用ＨＢＩＬ决定当前存取的是一个字的第一还是第二字节，连至主设备的地址线。

对ＨＰＩ进行操作，首先要将控制字写入ＨＰＩＣ，然后将要存取的地址写入ＨＰＩＡ，最后存取ＨＰＩＤ，就可从ＨＰＩ存储块读数或将数据写入ＨＰＩ存储块。此外，还可选择ＨＰＩＡ自动增加方式，将初始地址写入ＨＰＩＡ后，可不再操作ＨＰＩＡ，每存取一次数据，地址都会自动加一，因而大大加快了存取速度。

在本系统中，主设备是ＡＭＤ１８６构成的嵌入式系统，ＡＭＤ与ＨＰＩ的连接如图５所示。由以上介绍可以看出，使用ＨＰＩ也可与ＰＣ机的ＩＳＡ总线方便地连接，

用ＰＣ机作为主设备，通过ＰＣ机向ＤＳＰ下载程序完成各种功能。

要使用ＨＰＩ下载程序，只需在ＤＳＰ复位时将程序通过ＨＰＩ接口写入ＨＰＩ存储块从０Ｘ１０００开始的存储区，并在上电复位后的一段时间将ＨＩＮＴ管脚的信号引至ＩＮＴ２管脚，ＤＳＰ在Ｂｏｏｔ程序中检测到后，就会自动跳转至０Ｘ１０００处开始执行。

３系统工作流程及设计注意事项

系统通过实际测试，运行速度为４０ＭＩＰＳ，程序和数据存储器、所有Ｉ／Ｏ口都能全速运行，工作稳定可靠。其工作流程如下：

（１）根据要求编写ＤＳＰ程序并调试通过。

（２）复位ＤＳＰ，并由主设备通过ＨＰＩ接口向ＤＳＰ下载程序。

（３）复位信号失效，ＤＳＰ在主设备的控制下开始工作。

由于系统工作于较高的频率下（ＣＰＵ为４０ＭＨｚ，外围设备一般为２０ＭＨｚ，最高为４０ＭＨｚ），因而在系统设计中，必须注意高频影响。

首先，系统要尽量简单，要选择大容量、表面封装的元器件，以使元件数量少、体积小，降低信号反射并有利于布线。

其次，在设计ＰＣＢ板时，要采用四层板，中间两层作电源和地，并多加一些去耦电容。布线时不可用９０度的拐弯，过孔要尽量少。数据和地址最好成组布线，以降低对其它信号的影响。一些关键的控制线，如存储器读写信号和ＦＩＦＯ读写信号，最好在其两边加地线保护。特别是ＦＩＦＯ的读写信号，由于其对干扰特别敏感，要特别注意。对一些较长的引线，可串接一个３０Ω的小电阻或加终端匹配以减小反射。

４Ｃ５０００系列ＤＳＰ的软件编程和调试

Ｃ５０００系列ＤＳＰ的编程工具，有Ｃ语言和汇编语言两种，而汇编语言又有两种指令集，一种叫记忆指令集（ＭｎｅｍｏｎｉｃＩｎｓｔｒｕｃｔｉｏｎＳｅｔ　，类似８０８６的汇编语言；一种叫代数指令集（ＡｌｇｅｂｒａｉｃＩｎｓｔｒｕｃｔｉｏｎＳｅｔ　，类似于Ｃ语言，使用起来比记忆指令集方便很多。

实际应用中，一般都是Ｃ和汇编混合编程，混合编程的方法，可查阅Ｃ５０００系列ＤＳＰ的手册得到。ＴＩ公司还提供了一个运行库（ＲｕｎｔｉｍｅＬｉｂ　，用ＴＩ公司的ＪＴＡＧ调试器进行调试时，在ＤＳＰ程序中调用运行库的函数，可以打开ＰＣ机上的文件获取数据，或将ＤＳＰ的数据传入ＰＣ机并存入文件，或通过ＰＣ机键盘向ＤＳＰ传递信息和发送命令，总之，可以为调试带来极大的方便。

在本系统中，由于既有Ａ／Ｄ，又有Ｄ／Ａ，构成了一个闭环，自发自收。可以由Ｄ／Ａ生成模拟波形，由Ａ／Ｄ实时采集，由ＤＳＰ处理，对算法的设计和调试可带来很大的帮助。