用一个简单的施密特输入AND门加一个阻容时序网络,就可以装配成一个脉冲发生电路。但是,如果你需要一个非标准类型的逻辑功能,你就需要一个施密特输入门或反相器,以及一个额外的逻辑门。我参考了早期的设计实例（参考文献1）和了解了最近为拥挤的电路板增加脉冲发生功能的设计要求。

　　我感到有些失望,于是检查了FaiRChild公司的其它逻辑器件,偶然发现该公司网站上有一类产品名为“可配置的逻辑门”。我突然恍然大悟,这就是我要寻找的解决方案。NC7SZ57和NC7SZ58（参考文献2）采用微型6脚表面贴装封装,可以配置为反相器、AND、OR以及XOR门,所有这些都能实现输入反相。这些器件有反相输出、过压输入容限,以及大电流驱动能力。

　　每个输入都有滞后,因此这些器件很适合于定时的脉冲发生。带模拟接口的数字逻辑设计经常需要定时的脉冲和延迟,并要求脉冲缩短器和延伸器。对于那些不要求精确脉冲时间的应用,施密特输入增加的特性可以用RC（阻容）时序网络实现输入的延迟。当慢速变化的RC电路输出跨越模拟电平上/下断点阈值时,施密特特性会将缓慢上升/下降的电压转换为快速的数字沿。

　　德州仪器公司也提供等效功能的产品：SN74LVC1G57和SN74LVC1G58（参考文献3）。两家公司的器件提供的上/下断点电压阈值平均分别为V_CC的37%/63%,或者为上升沿/下降沿上的一个RC时间常数。根据制造商网站上公开的数据表,德州仪器公司的产品在模拟阈值电平上有较严格的容限,因而比仙童公司器件的时序容限更严格。

　　对于数字分析,上升沿上低于上断点的任何电压都有效地表示逻辑0,而下降沿上高于下断点的任何电压都表示逻辑1。这些条件只有在输入越过某个各自断点时才为真,例如一个上升沿接近但并不越过上断点。即使此电压又在下降沿上返回地电位,该电压仍会保持为逻辑0。

　　图1a是一些典型的电路实现。注意这些电路缺少一些真正单稳态电路的细节。例如,只有在它的RC网络稳定或达到五倍时间常数后,电路才会再次触发。RC时间常数必须比触发事件之间的时间小五倍。SN74LVC1G57系列器件的波形如图1b,使用SN74LVC1G58系列的电路产生的波形与此相反。电路运行简单易懂。RC电路延迟一个输入,因此各个输入暂时处于相反状态。当经过一个RC时间常数后,延迟的电压跨越施密特的上（或下）断点阈值,并且延迟的输入赶上直通的输入。

　　上述普通单稳态电路只在一个电压瞬变方向作触发,如果不用这种通常方式,或有特殊应用时,XOR实现可以在上升沿和下降沿作单稳态触发,因而可以用于上升、下降时钟沿上产生选通脉冲的倍频器。将反相门的反相输出反馈至RC延迟的施密特输入端,使该门维持输入,就可以将任何反相门配置成一个振荡器。但是,一旦XOR振荡器的其余门关闭振荡,该门的输出状态会保持在1或0状态,产生一种真正的随机状态,这起因是振荡器与禁用输入时序有非同步关系。

参考文献
1. Roche, Stephan, "Add a Schmitt-trigger function to CPLDs, FPGAs, and applications," EDN, Oct 13, 2005, pg 104, www.edn.com/article/CA6262539.
2. "NC7SZ57/NC7SZ58, TinyLogic UHS Universal Configurable 2-Input Logic Gates," Fairchild Semiconductor, April 2000, www.fairchildsemiconductor.com/ds/NC/NC7SZ57.pdf.
3. "SN74LVC1G57 Configurable Multiple-Function Gate," Texas Instruments, November 2002, http://focus.ti.com/lit/ds/symlink/sn74lvc1g57.pdf.

瑞达币购买

桂山秋竹_唐年桂2023年

桂北云雾图_唐年桂202