自适应实时视频采集处理系统的设计与实现，视频采集，同步FIFO，TMS320C6211，EDMA

引言在信息技术和计算机互联网飞速发展的大背景下，数字视频的需求与日俱增。视频监控、视频会议及各类便携式、手持式PDA等都需要实时的视频采集和处理，与此同时，也伴随着海量数据的产生，这就对视频采集系统的处理能力、并行速度提出了更高的要求。而DSP以其高精度、快速度、小功耗、高并行性、易于集成等优点很好的满足了这一要求，同时也越来越广泛地应用于各类实时视频和嵌入式系统。本文给出了一个基于TI高端DSP芯片TMS320C

引言

在信息技术和计算机互联网飞速发展的大背景下，数字视频的需求与日俱增。视频监控、视频会议及各类便携式、手持式PDA等都需要实时的视频采集和处理，与此同时，也伴随着海量数据的产生，这就对视频采集系统的处理能力、并行速度提出了更高的要求。而DSP以其高精度、快速度、小功耗、高并行性、易于集成等优点很好的满足了这一要求，同时也越来越广泛地应用于各类实时视频和嵌入式系统。

本文给出了一个基于TI高端DSP芯片TMS320C6211的自适应实时视频采集处理系统的设计及实现方法，利用该方法可自适应接收NTSC或PAL视频，并自动进行50／60Hz场频的检测，以将其解码为数字视频，然后通过软件设置所需的输出格式与分辨率，来完成实时的视频采集与处理。

系统概述

本视频采集处理系统的总体结构如图1所示。该系统主要由摄像头、专用视频A／D转换器SAA7114H、视频缓存单元、核心处理器TMS320C6211单元和输出接口构成。其中摄像头采集的NTSC／PAL模拟视频信号通过SAA7114H视频专用解码芯片来实时接收且完成A／D和格式转换，并送入同步FIFO芯片SN74V215进行缓冲存储。FIFO半满时，可向TMS320C6211申请中断以请求读入数据。TMS320C6211启动EDMA以完成数字视频的转存，DSP外围SDRAM和FLASH用来存储对数字视频所做的后期处理的(例如MPEG-4、H.264压缩)数据与程序。CPLD ispLSI1032E用来产生系统中所需的逻辑控制信号、读写控制信号、同步信号和DSP中断请求信号，输出接口依据应用场合可以选择10 MB／l00MB自适应以太网接口或PCI接口来完成处理后数字视频信号的输出。