特性

四路输入时钟
差分或CMOS/TTL格式
产生2kHz至750MHz任何频率
分数分频比支持64B/66B和FEC (例如64/66、237/255、238/255)及任何其它分频比要求
连续监测输入时钟质量
自动或手动时钟选择
三路2/4/8kHz帧同步输入
两路高性能DPLL
输入丢失情况下无缝切换参考时钟
自动或手动调整相位
丢失所有输入时提供保持功能
可编程带宽：0.5mHz至400Hz
四路数字频率合成器
每路合成器可从属于任何一个DPLL
产生2kHz的任一倍频时钟，最高可达77.76MHz
DFS时钟相位调整
两路APLL输出
输出时钟频率可达750MHz
高分辨率分数分频比支持FEC和64B/66B (例如255/237、255/238、66/64)或任何其它分频比要求
输出抖动低于1ps RMS
从同一参考时钟同时产生两路不同速率的低抖动时钟(例如622.08MHz SONET时钟和156.25MHz 10GE时钟)
四组8路输出时钟
< 1Hz至750MHz范围的任何频率
每组受控于一个DFS时钟、任何APLL时钟或任何输入时钟(分频和倍频)
每组具有一个差分输出(两路CML、两路LVDS/LVPECL)和独立的CMOS/TTL输出
每路输出提供32位分频
两路脉冲同步输出：8kHz和2kHz
通用特性
适合线卡IC或时钟卡IC，支持Stratum 2/3E/3/4E/4、SMC、SEC/EEC或SSU
几乎能够接收并产生最高750MHz的任何频率，其中包括1Hz、2kHz、8kHz、NxDS1、NxE1、DS2/J2、DS3、E3、2.5MHz、25MHz、125MHz、156.25MHz和Nx19.44MHz (最高可达622.08MHz)
内部补偿本振频率误差
SPI™处理器接口
1.8V供电，3.3V I/O电压(5V耐压)