航空机载视频数据是反应飞行状况的重要数据，在飞行员的日常训练中发挥着十分重要的作用，传统的记录机载视频数据的方法是采用磁带机记录，磁带机存在体积大、检索不便、图像清晰度低、成本高等缺点，随着大规模集成电路的发展和半导体存储技术的发展，研制小型化的机载数字视频记录系统成为可能，数字化视频记录系统将摄像头获得的模拟信号转变成数字视频数据，经过压缩记录在大容量的存储器上，并能有效消除噪声，加快拷贝和复制速度，快速回放和查找，同时还可以通过计算机网络进行传送。

1 系统总体设计与工作原理

本系统的主要目标之一是实现系统的小型化，为此采用硬件压缩，核心芯片采用Zepax公司的SZ1510高性能压缩编码芯片。SZ1510可工作于MJPEG、MPEG-1编码以及VCD格式的视频编码等多种模式，MJPEG编码图像质量很好，但码率很高，需大容量的磁盘存储器，由于磁盘存储器对工作环境要求较高，在机载环境下若采用磁盘存储器则必须增加相应的减震、恒温等防护设备，从而导致体积大大增加，而MPEG-1编码压缩比高，码率相对较低，且图像质量满足实际需要和系统设计要求，因此本系统选用MPEG-1编码方案，同时，通过采用大容量的半导体存储器，大大减少了系统的体积，提高了系统的抗震性、可靠性，实现了系统的小型化。

系统的总体结构如图1所示，硬件电路主要包括视频音频解码单元、压缩编码单元、译码逻辑及接口单元、控制单元、存储单元5个部分。

系统上电后，SOM2386初始化音视频编码模块，系统正常启动后，SAA7113对输入的复合视频信号进行解码，生成CCIR-601数字视频流，AK4550采集输入的模拟音频信号，生成PCM数字音频流，分别送入压缩编码芯片SZ1510，压缩成MPEG-1系统流后，在SOM2386控制下以文件形式存储到电子硬盘。

2 硬件设计

为提高系统的可维护性及降低维修成本，本系统硬件结构采用模块化的设计方法，系统分为3个模块:

a）视频音频解码及压缩编码模块：包括SAA7113、MK2703、AK4550、SZ1510、SDRAM；

b）逻辑连接、转换及接口模块：包括EPM7128、MAX232、RS232接口、IDE接口、控制、状态信号接口；

c）控制及存储模块：包括SOM2386和电子硬盘。

各模块分别做成相对独立的电路板，模块间用接插件相连，若系统中某个模块出现故障，只需更换该模块，不必更换整个系统，有利于节约时间和降低成本。

2.1 视频音频解码及压缩解码部分设计

视频解码器采用Philips公司的SAA7113，是一种可编程视频处理芯片，通过简单的I2C总线可对其实现编程控制，具有4路视频输入、抗混叠滤波、自动钳位和增益控制、多制式解码以及亮度、对比度和饱和度控制等功能，为系统设计带来极大的方便，它对输入的PAL制式复合视频信号进行采样，解码后生成8bit/象素的CCIR-601数字视频流（颜色空间为YCbCr，取样为4：2：2），送到视频压缩芯片SZ1510的数字视频输入接口，它的输入时钟由24.576MHz的有源晶振提供，为SZ1510提供场同步信号VS和行同步信号HS，同时，27MHz的像素时钟分为两路：一路直接输出至SZ1510，作为其内部的数字视频的采样时钟；另一路通过锁相环时钟芯片MK2703降为48KHz时钟AMCLM，作为音频编解码芯片AK4550的系统时钟，以实现视频和音频的准确同步，SZ1510利用其GPIO接口模拟的I2C总线对SAA7113进行初始化。

音频解码器采用AK4550，它对模拟音频进行高信噪比16bit数字采样，生成PCM数字音频流。

压缩编码由芯片SZ1510和视频帧缓存SDRAM（1M×16bit）组成，SZ1510是一款高性能的MJPEG、MPEG-1编码芯片，支持多种工作模式和比特率模式，内部主要由视频编码核、TMS320C54X高性能DSP核、接口电路、DMA控制器和时钟产生电路等组成，视频编码核的结构如图2所示。

SZ1510对输入其内部的视频流首先经过视频预处理、自动裁减、 场景切换检测，转换为CIF格式的视频帧，然后，经过运动估计、运动补偿，离散余弦变换/反离散余弦变换和可变长编码等处理，生成MPEG-1视频基本流并存储于SDRAM中，同时，DSP核完成MPEG-1音频编码以及MPEG-1格式的音/视频的组合，生成MPEG-1格式的系统流，然后经过输出端口大小为256B的FIFO缓冲进行数据的输出，正常工作时，当FIFO满时就产生一个FRDY（FIFO读）中断通知主机读取FIFO中的数据，主机通过Z56次读Data_out寄存器完成数据的读取，当SZ1510发出一个EOD（数据结束）中断时，数据传输结束。

2.2 接口逻辑、控制及存储部分设计

系统中的各种接口逻辑、地址译码等由EPM7128实现，其主要功能有SZ1510配置寄存器的地址译码，控制、状态信号寄存器的地址译码，产生硬件复位信号，实现SZ1510与控制模块SOM2386的接口，其中，SZ1510配置寄存器和控制、状态信号寄存器是作为I/O端口与SOM2386相连的，控制、状态信号主要用于向外部输出自检信号以及接收来自外部的记录开关控制信号等。

系统的控制由SOM2386完成，SOM2386是一款高性能、尺寸紧凑的嵌入式控制模块，他板载嵌入式高性能16位处理器，RDC161，该处理器内部为32位RISC架构，并与80C186处理器兼容，其指令与其他X86微处理器兼容，模块在单一闪存芯片上集成了系统BIOS和1.44MB闪存，支持标准IDE接口和两个串口。SOM2386与压缩编码芯片SZ1510的HOST接口相连，通过HOST接口对SZ1510进行控制和配置。正常工作时把从HOST接口输出的MPEG-1格式的系统流以文件形式送入存储单元，系统的IDE接口从SOM2386直接引出，为给DOM（电子硬盘）提供电源，IDE接口的Pin20与+5V电源相连，其余引脚信号定义与IDE标准相同，SOM2386模块的串口1通过驱动芯片MAX232提供RS-232的调试接口。

存储单元采用DOM，它由控制单元和存储单元组成，是用固态电子器件存储芯片阵列而制成的硬盘，其接口规范和定义以及使用方法上与普遍硬盘完成完全相同，其突出优点是体积小、抗震性好、工作温度范围宽，并且只需单一的5V电源供电，适合于机载环境。

3 软件设计

3.1 SZ1510的寄存器配置和二进制代码下载

外部主机通过HOST接口与SZ1510内部的两个寄存器IOAR（I/O地址寄存器）、IODR（I/O数据寄存器）来实现SZ1510的控制和配置。主机在配置SZ1510内部某一寄存器时，首先把这个寄存器的地址写入IOAR，然后把配置的数据写入IODR，这样SZ1510会自动把配置的数据送到指定地址的寄存器，例如，初始化时主机写数据0x44到寄存器0x11，必须通过以下过程实现：

a）写传输：HADDR=0，DATA=0x11；

b）写传输： HADDR=1，DATA=0x44；

SZ1510内部有一段程序存储空间，用来装载内核的二进制代码，这段空间以块为单位，每快的存储空间大小为256B，DSP核的代码存储空间为0x280-0x2BF，视频编码核的代码存储空间为0x0000-0x0004和0x000C，二进制代码装载的具体过程如下：

a）向0x2E寄存器写1x01，表明外部SDRAM为1M×16bit；

b）向0X0C寄存器写0x03，使能FRDY和EOD中断；

c）向0x11寄存器写0x18，选择内部存储器写模式；

d）向0x10寄存器写0x20，设定输出FIFO大小为256B；

e）对每块存储空间装载二进制代码，具有如下：向0x08寄存器写0x04，发送开始命令，等待FRDY中断，清除FRDY中断，向0x01寄存器（Data_in）写256b，等待EOD中断，清除EOD中断。

3.2 I²C外设配置

SAA7113的配置是由SZ1510通过其I2C总线来实现。由于SZ1510内部存储空间容量的限制，使得加载的SZ1510内核程序代码会覆盖I2C外设的配置程序代码，因此，任何I2C外设的配置必须在SZ11510内核程序代码的下载和配置前完成，主机通过使用SZ1510内部HOST端口寄存器0x42-0x4F（每个8bit宽）与SZ1510中的I2C服务例程交互，并通过I2C总线配置任何一个连接到SZ1510上的外部器件，所有的命令代码都必须写入SZ1510地址为0x08处的命令寄存器，SZ1510通过地址为0x0D的寄存器写入代码为0x80的中断来通知主机。I2C写过程如下：

a）向0x08寄存器写“初始化I2C”命令代码0xC2；

b）输入数据至SZ1510并向0x08寄存器写“I2C写”命令代码0x0C；

c）数据输入完成后，SZ1510向0x0D寄存器写中断命令代码0x80，通知主机。

通过SZ1510的I2C总线配置SAA7113的时序流程如图3所示。

3.3 系统的软件调试及工作流程

通过从SOM2386模块上串口1引出的RS-232接口可以很方便地对系统进行软件调试，由于CPU芯片RDC1610指令与其他X86微处理器兼容，且模块BIOS中集成了虚拟显示/键盘技术，调试时在PC机上运行虚拟显示软件PCVID3V0.exe，即可获得和本地PC的DOS环境完全相仿的效果，可直接运行DOS下的所有命令，调试是可以通过DEBUG命令直接访问SZ1510的寄存器和控制、状态端口寄存器等。

系统的所有软件程序做成一个批处理文件，存储与控制模块SOM2386上虚拟软盘的一指定目录中，系统上电后自动运行此目录下的程序，控制系统的工作。系统上电后，整个系统的工作流程如图4所示。

4 结束语

由于空中背景比较单一，设定系统工作于VBR模式，能降低码率，并保持图像质量的稳定，实验结果表明系统设计结构可行，若采用2GB的电子硬盘，记录时间可达8h左右，随着半导体存储器容量的不断增长，系统的记录时间还将进一步延长，同时，将来还可以通过修改软件，设定SZ1510工作于MJPEG编码模式，进一步提高记录视频的图像质量，因此，系统具有较大的升级潜力，本结构紧凑、体积小（尺寸仅为90mm×60mm×25mm）、重量轻、使用方便，已在某型飞机上投入使用，并且运行稳定可靠，取得较好的效果。