打印本文 打印本文  关闭窗口 关闭窗口  
基于VIM的嵌入式存储控制器的研究与实现来源于瑞达科技网
作者:佚名  文章来源:不详  点击数  更新时间:2011/12/29   文章录入:瑞达  责任编辑:瑞达科技

1引言随着VLSI技术的迅猛发展,微处理器主频日益提高、性能飞速增长,尽管与此同时存储器集成度也越来越高、存取延时也在不断下降,但是处理器性能的年增长速度为50%~60%,而存储器性能每年提高的幅度只有5%~7%,DRAM存储器的低带宽和高延迟使高性能处理器无法充分发挥其性能,处理器和存储器之间速度的差距越来越成为制约整个系统性能的瓶颈。众多的研究者从微体系结构出发,采取乱序执行、多线程、预取、分支预测、推断执


1 引言

随着VLSI技术的迅猛发展,微处理器主频日益提高、性能飞速增长,尽管与此同时存储器集成度也越来越高、存取延时也在不断下降,但是处理器性能的年增长速度为50%~60%,而存储器性能每年提高的幅度只有5%~7%,DRAM存储器的低带宽和高延迟使高性能处理器无法充分发挥其性能,处理器和存储器之间速度的差距越来越成为制约整个系统性能的瓶颈。众多的研究者从微体系结构出发,采取乱序执行、多线程、预取、分支预测、推断执行等技术,或多级Cache的层次式存储结构来弥补微处理器与存储器性能差距,但是这些技术存在多种问题:复杂、占用面积大、资源利用率低、造价高、耗尽存储带宽等,并不能真正解决存储瓶颈问题。即使一些新的存储器产品的出现,如DDR存储器,Rambus存储器等,虽然一定程度上提高了存储器的频率,但处理器和存储器之间的性能差距还是在进一步拉大。如何才能真正消除存储器性能瓶颈呢?PIM技术(Processing in Memory),即把处理器和存储器紧密集成到一块芯片上,半导体制造工艺的进步使CMOS逻辑单元可以和SRAM或DRAM集成在一个硅片上,这样可以突破芯片间引脚的限制,充分发挥存储器的隐藏带宽,同时降低访问延时(将片间访问延时转换成片内访问延时迟)。以PIM技术为基础,用向量部件作为协处理器构成的Vector In Memory(VIM)体系结构,可充分发挥PIM高带宽、低延迟、低功耗的特点,开发数据级并行,是解决存储系统性能瓶颈的有效途径。本文具体阐述VIM体系结构中影响存储系统性能的关键部件嵌入式存储控制器的设计与实现。

2 VIM体系结构

VIM是一种面向流式数据处理的向量体系结构,其微体系结构的处理器部分由1个标量核和1个向量协处理器构成,嵌入式存储控制器和存储器构成片上DRAM存储系统,处理器部分和存储系统之间由高速存储交叉开关互连。VIM体系结构最重要的特征就是向量处理器和嵌入式存储器的结合。图1中给出了VIM系统结构的典型框架结构。

2.1 RISC标量核

VIM标量核为可综合、高集成度的32位RISC处理核,其指令集与SPARC V8兼容;标量核包括整数部件、浮点部件,支持用户态和超级用户态(管态)2种工作模式;主要功能是执行标量指令(SPARC指令集),处理异常和中断,为向量部件输送向量指令,完成标量核与向量部件之间的数据传递,并与主机进行通信完成取指、译码工作。

打印本文 打印本文  关闭窗口 关闭窗口