引言

在中国IT行业快速发展的背景下，社会以及用户需求的多样性使电信设备运营商、服务提供商面临越来越多的竞争压力。提高竞争力、加快业务开发能力、设计符合市场需求的产品和业务是关键所在。生存中创新和创新中发展已经成为必须面对和不得不解决的问题。本文采用SoC设计方法在altera中高端FPGA器件实现可应用于电信多业务交换平台的智能语音处理系统芯片。系统设计的关键在于片上系统三总线结构独特设计、SDRAM（内存）控制器设计以及与系统主机之间共享信箱协议的制定。

1 系统设计

智能语音处理系统的设计实现基于Cyclone II EP2C35[12]器件。系统的核心处理功能与几乎全部系统功能模块全部通过LogicLock的功能在FPGA内实现，嵌入式处理器软核Nios II作为智能语音处理系统的主处理器，用来管理单板的运行，负责协调系统各模块之间工作，控制它们的工作状态及各外设的操作；通过通信共享信箱单元，实现与程控交换机主机系统的通信，接受系统的管理和调度，借助以太网口从系统服务器下载系统运行程序和各种不同的语音数据。

Nios II处理器是具有最多的6级流水线（Fetch，Decode，Execute，Memory，Align，Writeback）的32位改进哈佛RISC结构软核处理器。多达256条用户可定制指令可帮助用户创建一个最适合他们需求的嵌入式系统。Nios II处理器高速缓存的实现是采用简单的直接映射的连续写入结构，这种结构设计能够用最少的器件资源消耗获得最高的性能，在Cyclone II器件中可以获得超过166 DMIPS的性能。

有别于传统的Harvard体系中双总线结构，本系统设计采用三总线结构：内存（SDRAM）专用高速总线、ROMDISK（Flash）专用总线和与系统主机之间通信的共享信箱总线。满足ROMDISK、内存和共享信箱总线三者之间大流量的数据传输，同时保证系统可以处理更多的任务，这样的体系结构为系统提供并发执行效率，提高处理器的利用率；多任务之间数据快速交换有效缩减等待时间，提高多任务处理得效率。

语音数据缓冲区和G.711/G.726协议处理器根据系统的要求向用户提供包含基本语音、辅导语音、各种特色语音在内，基于ITU G.711/G.726语音压缩协议的数据链路，为系统提供32路-256路速率16-64kbps语音通道，以1-8条2Mbps的高速PCM链路提供给系统使用。UART被用作系统调试接口，系统功能框图如图1所示。

打印本文   关闭窗口