已经提出了很多种电源结构来处理成本和电路板面积的问题。由于采用磁性材料进行隔离，传统的电源庞大并且昂贵。其结果是，更新的结构采用了两级能量转换。第一级提供背板与局域电路板供给总线之间的隔离。第二级，由局域总线供电，产生所需的电源电压。

　　由于第二级不提供隔离，在给定输出电流的情况下，它的结构较小。这种分配电源功能的方法被称为分布式电源结构(DPA)。

　　中间总线结构

　　在所提出的用于DPA的解决方案中，一种流行的方法是中间总线结构，它用于-48V的背板供电。  

    如图1所示，一个隔离电源将背板-48V的电源转换为12V的局域总线。这一局域总线称为中间总线，它对剩余的更低电压电源供电。

    在IBA中采用两种电源：
  
    1.一个隔离电源将背板-48V的电源转换为一个中间电压，通常为12V。这个中间电压没有经过很好的整流。而其重点是建立一个高效的较小电源。

    2.多种非隔离、负载点（POL）电源对高密度VLSI器件供电。这些电源能够作为SIP封装模块、八分之一砖（one-eighth bricks）组件或其它板上实现方式的现成电源。
　　
    在一个分布式电源结构中管理电源的问题
　　
    当采用IBA/DPA提供低成本的解决方案的同时，这些电源的管理（对这些电源进行故障监控、以协同的方式控制顺序等）变得越发困难，因为设计者现在必须不仅要控制器件的电源顺序，而且要确保电路板上相同电压的电源必须同时开断。

    5阶段电源管理图

    电路板上电源的管理包括定序、监控和控制信号的产生。管理分布在电路板上的不同种类的电源需要额外的逻辑。为了方便地说明电源管理的问题，图2展示了分为5个阶段的一块电路板的典型供电周期。在每个阶段（以一个方块表示）中，许多与相应电源有关的功能显示在下方。

    阶段1：电路板等待输入电源达到稳定。

    阶段2：一些电源是具有先后次序和响应曲线的，以便满足器件供电指标。在分布式电源结构中，相同电压的多个电源必须在同一时刻上电。

    阶段3：产生特殊的逻辑控制信号以便使集成电路上电后进入一个已知状态。它们包括用于CPU的复位脉冲、用于ASIC的延时初始时钟、用于FPGA的初始化配置装载、产生用于背板的电源正常信号等。

    阶段4：监控可能发生的电源故障并且产生控制信号，诸如：送到板上CPU的欠压中断信号、在电源故障是灾难性情况下产生复位信号并且启动电源关闭程序等。

    阶段 5：按次序切断电源。该阶段通常与阶段2相反。

    图2：电路板典型的供电周期。

    中间总线结构（IBA）中的电源顺序同步
设计人员经常使用多个相同电压的POL来对不同的芯片供电，从而使电源噪声的耦合最小化。在电路板的层面上，满足每个器件上电顺序规范的同时，所有这些具有相同电压的电源需要一起上电。例如CPU、ASIC等的I/O电压需要在不违背CPU和ASIC的顺序规范的情况下，同时上电。这个问题被进一步复杂化：一些器件要求它们的最低电压的电源最先上电，然后是高一些的电压；而另一个器件可能要求它的最高电压在较低的电压之前上电。另外，大多数器件要求电源以相反的顺序断电。电源断电的实际顺序能够借助启动电源断电顺序流程来实现。

    当主板拥有一块由中间总线供电的夹层卡时，电源顺序就变得更为复杂了。夹层卡的顺序必须和主板同步，而且主板上的电源管理功能必须能够自动地包含对夹层卡电压的监控。

    监控信号的产生

    集中式监控

    电路板上的所有电源的欠压或过压情况必须被不断地监控。一旦某个电源故障，处理器必须被中断以便用来存储重要数据，并且进入阶段5切断电源。

    集中式的复位控制

    通常，当CPU电源上电之后，它的复位信号要延伸一段时间（大约100ms）以便启动它内置的自检程序。而且，为了防止处理器错误地执行指令，当与它的数据总线相连的任何器件的供电电源故障时，需要产生CPU复位信号。这就要求监控所有电源的管理芯片来产生复位信号。此外，在阶段4中，输入复位信号的有效或者看门狗定时器的错误将导致处理器复位。

    升级

    电源监控功能和监控信号的产生不仅要考虑主电路板上的电源，而且还要监控夹层板上的电源。阶段3和阶段4中的操作必须拓展到包含夹层卡。

    用分立的现成芯片管理中间总线结构(IBA)

    当前，设计人员用多个分立元件来处理IBA中的电源管理，其中包括采用电源就绪信号来产生复位的逻辑。电源顺序经常采用级联的方法来实现。

    这种方法存在以下几个问题：

    在不违反每个器件各自的上电和断电序列的前提下，很难在整块电路板上做到电源同步。因此，这就要求设计工程师使用电阻和电容来对给定电源的上电进行延时。这些电阻电容的值只能通过反复试验来确定，这一过程是费时的，并且产生的结果既不灵活又无法升级。

    设计人员不得不采用很多现成的电路来监控板上的所有电源。而且要产生诸如断电中断、上电复位等的最终的监控信号，需要额外的逻辑门来实现。

    在今天很少专注于断电顺序的处理。

    实现能延伸到外加卡的电源管理是非常困难的。

　　以下内容讲述了如何采用莱迪思的ispPAC Power Manager器件来解决上述的所有电源管理问题。

　　采用ispPAC Power Manager实现电源管理

　　图3展示了一个中间总线结构（IBA）实现的例子。该实例中采用了莱迪思半导体公司的ispPAC- POWR1208 (Power1208)和ispPAC-POWR604 (Power604)器件，以主从的配置方式来实现电源管理。Power1208作为主芯片，Power604作为从芯片。

    图3： IBA中级联方式的ispPAC Power Manager

　　描述

　　由背板-48V供电的隔离电源对12V的中间总线（IB）供电。这里有两种类型的电源：靠近ASIC和CPU的POL电源（3.3V、 2.5V、 1.2V和1.3V）以及集中式电源（3.3V、2.5V 和1.5V）。设计采用分立的POL提供2.5V和3.3V电源来保证电源的清洁和单调性，以满足CPU和ASIC器件的要求。Power604的位置靠近ASIC芯片，监控1.3V电源以便提高监控精度。

　　本文中，为方便起见，由Power604监控的电源作为POL，其余由Power1208监控的电源作为集中式电源。

　　主从Power Manager器件由中间总线供电。卡级电源管理功能通过Power1208（主）和Power604（从）之间的数字控制总线来协调实现。这种结构可以通过增加连接到这一数字控制总线的ispPAC Power Manager器件方式加以拓展，从而管理更多的电源。例如，夹层卡能够使用这种总线实现与主板电源的同步。无论数字控制总线或者主Power1208器件都无需改动。

　　数字控制总线的信号由主Power1208驱动的Clock、Reset、PWR0、PWR1以及从Power604器件产生的RESPONSE组成。

　　数字控制总线信号的细节：

    Clock - 250KHz，由主Power1208产生。主从器件都用它来实现事件的同步。

    Reset - 由主、从器件的上电复位（POR）引脚的“线或”产生，并且连接到这两个器件的Resetb引脚。这一机制确保了所有器件同时离开POR状态。

    PWR0, PWR1 -这两个信号由主器件产生，用来指示电源顺序的状态。
    00 - 无操作
    01 - 一级电源上电
    10 - 二级电源上电
    11 - 三级电源上电并且启动监控所有局域电源的程序

    Response - 从器件产生这一信号，表明一个指令的完成。例如在主芯片PWR0, PWR1 = 01的命令下，从器件首先在Response线上输出逻辑0，给一级电源上电，等待其输出电压稳定，然后在Response线上输出逻辑1。Response信号可以通过“线与”逻辑被多个从器件使用。用此方法，主Power1208器件将能控制多个从器件而不必改变逻辑。
　　电源管理的工作波形

　　主Power Manager和从Power Manager器件（简称主、从器件）一起工作的情况如下所示。以不同颜色所表示的各个步骤是：

    等待IBV - 主器件等待IBV到达稳定，然后设置PWR0,1 = "00"。一旦IBV稳定后，主器件将PWR0,1信号设置为“01”，并且打开1.5V的电路板电源。

    第一组电源上电 - 从器件打开1.2V和1.3V的POL电源。从器件等待1.2V和1.3V POL电源上电，并且当它们稳定后将Response信号置为有效。主器件等待Response信号和1.5V电源稳定，并将PWR0,1信号设为"10"且打开2.5V电路板电源。

    类似的第二和第三组电源上电。
电路板正常工作 - 收到有效的Response信号后，主器件置CPU复位逻辑信号，将其保持200ms，然后进入电源监控模式。

    电源故障情况 - 当ASIC电源（1.3V）故障时，从器件将Response信号置为无效。然后主器件产生Brown_Out中断信号并将它送至CPU，等待100ms后，将PWR0,1信号置为“00”，置CPU复位信号有效并且断开电路板电源。

    电路板电源关闭 - 从器件关闭所有POL电源。

    主Power 1208的设计

　　主Power 1208管理电路板上所有的电源。

　　在阶段1中，主Power 1208器件等待中间总线电压（12V）稳定，然后转入阶段2。阶段2-开启最低的集中式电源（1.8V）并且置PWR0:1为01。从Power604器件开启最低电压的POL电源（1.3,1.2V）。主器件等待来自从器件的响应并且等待集中式1.8V电源稳定。

　　通过将PWR 0:1置为10然后再为11，所有剩下的电源以采用相同的响应机制被开启。所有电源稳定后，转入阶段3。

　　阶段3 - Power_Good信号有效；持续100ms的复位脉冲开始。CPU复位信号无效后（脉冲延伸期间的末端），阶段4中的正常的电路板工作开始。

　　阶段4 -主器件通过模拟输入以及来自从器件的Response信号来监控电源。一旦任何电源故障或者Response信号变为有效，送到CPU的brown_out中断信号将变为有效。

　　另外，当Reset输入有效或者看门狗定时器超时，CPU_Reset信号将被置为有效。

　　如果IB电压降至低于额定电压，主器件产生CPU_reset并且跳到阶段5。

　　阶段5 - 在此阶段，电源以与阶段2相反的次序断电。首先，在PWR0:1 = 01命令下，集中式的3.3V以及3.3V POL电源被断开。然后是一个10ms的等待状态，接着断开2.5V电源，而后是剩余的更低电压的电源。

　　从Power604的设计

　　从器件在阶段2、阶段4和阶段5中工作。在这个应用中，从器件控制3.3V、2.5V和最低电压（1.3,1.2V）的POL。然而，每个电源被各自监控着，其状态通过Response信号被传送到主器件。

　　阶段2 - 从Power604器件实施PWR0:1信号的命令。对于每个命令，电源电压稳定后，Response信号变为有效。

　　阶段4 - 不断地监控所有四个电源电压。一旦任一电源降至其阈值之下，将逻辑0输出到 Response信号。

　　阶段5 - 遵照关闭命令，切断电源。

　　软件

　　PAC-Designer，一种直观的、点击操作的、基于PC的软件工具，被用来实现主、从Power Manager器件的设计。该软件可免费地从莱迪思的网站（www.latticesemi.com）上下载。

　　PAC-Designer的LogiBuilder部件用来实现主从器件设计的逻辑。以下的屏幕照片（主Power1208以及从Power604）显示了采用LogiBuilder中的5种基本指令来实现逻辑。

    可升级的设计

　　这个设计可以加以拓展来管理更多的电源：通过采用另一片Power1208器件作为从器件或者使用额外的从器件（Power1208或Power604），所有这些器件由数字控制总线控制。无论从器件数目的多少，主器件中的算法不变。例如，采用一片Power1208作为从器件，可以实现针对夹层卡的完整的5阶段电源管理，当与主卡同时上电/断电时，其具有自己的CPU复位、断电中断等信号。

　　结论

　　本文说明了莱迪思的ispPAC Power Manager所具有的结合了PLD和可编程模拟电路的独特结构，能够通过级联来提供用于分布式电源结构的可靠的电源管理解决方案。其结果是电源管理的解决方案既灵活又可升级。

　　这种方案在具有电源噪声以及多种即插式夹层卡的情况下，依然能够可靠地工作。这种可靠性归功于Power1208和Power604器件的可靠性及其电压监控的精密性，以及通过数字控制总线的握手机制的可靠性。

　　PAC-Designer软件中的LogiBuilder部件进一步简化了设计：通过简单且直观的点击机制提供了大量的电源管理功能。