当今的电路板电源架构正在摒弃采用隔离电源来提供电路板所有电源电压的传统架构，隔离电源的成本变得无法接受。此外，高密度ASIC、CPU和FPGA需要在更低的核心电压下获得更大的电流，这就要求低电压电源尽可能地靠近这些器件。

    多种电源架构已被建议用来解决成本和电路板尺寸问题。由于采用磁性材料进行隔离，传统电源体积庞大且价格昂贵，于是，新一代架构采用两级电源转换。第一级提供背板与本地电路板电源总线之间的隔离，由本地总线供电的第二级则产生所需的电源电压。因为第二级不提供隔离，所以在给定输出电流的情况下该架构的体积较小。这种分配电源功能的方法称为分布式电源架构(DPA)。

                                  图1：中间总线架构。

    在所有的DPA解决方案中，中间总线架构(IBA)是一种流行的方案，它以-48V直流背板电源为应用目标。如图1所示，隔离电源将背板-48V电压转换为12V的本地总线。该本地总线称为中间总线，它向其余较低的电压电源供电。

　　有两种电源用于IBA中：

　　1. 将背板-48V电压转换为中间电压(通常为12V)的隔离电源。这个中间电压并没有很好地整流，而其重点是要建立一个高效率的小电源。

　　2. 向高密度VLSI器件供电的多种非隔离负载点(POL)电源。这些电源既能作为SIP封装模块形式的现成电源，也能以1/8 砖模块或其它板级实现的方式加以应用。

　　尽管采用IBA/DPA提供了具有成本效益的解决方案，但同时这些电源的管理(监控电源故障、以协同的方式控制顺序等)变得越发困难，因为设计者不仅需要为器件控制电源顺序，还要确保电路板上相同电压的电源同时开断。

　　5阶段电源管理

　　电路板上的电源管理包括排序、监视和产生监控信号。管理分布在电路板上的不同种类电源需要额外的逻辑。为便于说明电源管理的问题，图2显示了分成5个阶段的典型电路板供电周期。在每个阶段(以一个方块表示)都给出了许多相应的电源功能。

　　阶段1：电路板等待输入电源达到稳定。

　　阶段2：一些电源被排序/跟踪，以满足器件的供电指标。在DPA中，具有相同电压的多个电源必须在同一时刻开通。

　　阶段3：产生特殊的逻辑控制信号，便于使集成电路的上电过程处于已知的状态。例如CPU的复位脉冲延伸、ASIC的初始时钟延迟、FPGA的初始化配置装载、背板电源正常信号产生等。

    阶段4：监视可能发生的电源故障并产生监控信号，如板载CPU的欠压中断，若电源故障是灾难性的，则产生复位信号和启动电源关闭程序等。

    阶段5：按顺序切断电源。该阶段通常与阶段2相反。

                                图2：典型的电路板供电周期。

    IBA中的供电电源顺序同步

　　设计人员经常使用多个具有相同电压的POL对不同芯片供电，从而使耦合的电源噪声最小。在电路板的层面上，所有这些具有相同电压的电源不仅需要符合每个器件的上电顺序规范，还需要同时开通。例如CPU、ASIC等的I/O电压需要在不违背CPU和ASIC上电顺序规范的情况下同时开通。更复杂的是，一些器件要求它们的最低电源电压先开通，然后是高一些的电源电压开通；同时其它器件可能要求最高电压在较低电压之前开通。另外，大多数器件要求电源以与开通时相反的顺序关闭。实际的电源关闭顺序取决于启动电源关闭顺序的事件。

　　当主电路板带有由中间总线供电的夹层插卡时，供电排顺变得更为复杂。夹层卡的供电顺序必须和主电路板同步，而且主电路板上的电源管理功能必须自动包含对夹层卡电压的监控。

　　监控信号的产生

　　集中式监控：应该不断地监视电路板上所有电源的欠压或过压状况。一旦电源发生故障，处理器必须被中断以便保存重要数据，并且进入阶段5以关闭电源。

　　集中式的复位控制：通常，当CPU电源导通后，CPU复位信号要保持一段时间(大约100ms)以便执行内置的自检程序。并且，为防止处理器错误地执行指令，当连接到其数据总线的任何器件的电源发生故障时，都应该产生CPU复位信号。这就要求复位信号可以由监控所有电源的管理芯片产生。此外，在阶段4，输入复位信号有效或者看门狗定时器故障都将导致处理器复位。

　　可升级性：电源的监控功能和监控信号产生不仅要覆盖主电路板上的电源，而且还要监控夹层板上的电源。阶段3和阶段4中的操作应该扩展到夹层卡。

　　用现成的分立芯片管理IBA

                         图3：基于ispPAC电源管理器的电源管理设计实例。

    目前，设计人员采用多个分立元件进行IBA中的电源管理，包括产生带有电源正常信号的Reset命令的逻辑电路。电源的排序经常采用级联的排序方法来实现。这种方法存在以下几个问题：

　　1．很难在不违反每个器件电源开通和关闭顺序的前提下使整块电路板上的电源同步。因此，设计工程师需要使用电阻和电容来延迟选定电源的开通。这些电阻和电容的值只能通过反复试验来确定，这个过程相当耗时，使得设计既不灵活又无法升级。

　　2.设计人员不得不采用很多现成的监控电路来监视电路板上的所有电压。另外，产生诸如欠压中断、上电复位等最终监控信号需要额外的逻辑门。

　　3.目前很少能满足断电顺序的要求。

　　4.很难实现可扩展到附加卡的电源管理。

　　基于ispPAC电源管理器的电源管理设计

　　图3显示了一个IBA方案示例。这里采用莱迪思半导体公司的ispPAC-POWR1208(Power1208)和ispPAC-POWR604(Power604)器件来实现电源管理，在主从配置中，Power1208为主芯片，Power604为从芯片。由背板-48V电压供电的隔离电源提供12V的中间总线(IB)电压。这里有两种类型的电源：靠近ASIC和CPU的POL电源(3.3V、2.5V、1.2V和1.3V)以及集中式电源(3.3V、2.5V 和1.5V)。此设计采用分立的POL电源器件输出2.5V和3.3V电压，以提供CPU和ASIC器件所要求的干净及单调的电源。Power604紧靠着ASIC芯片监控1.3V电压，以便提高监控精度。

　　主从电源管理器由IB供电。板卡级电源管理功能通过Power1208(主)和Power604(从)之间的数字控制总线来协调。这种架构可以通过增加连接到这一数字控制总线的ispPAC电源管理器加以拓展，从而管理更多的电源。例如，夹层卡能使用这种总线实现其电源管理与主板同步，而不需要对数字控制总线或者主Power1208器件进行改动。

　　数字控制总线的信号由主Power1208产生的Clock、Reset、PWR0、PWR1以及从Power604器件产生的Response组成。

　　数字控制总线信号的细节如下：

　　1. Clock：250kHz，由主Power1208产生。主、从器件用它实现同步。

　　2. Reset：由主、从器件的上电复位(POR)管脚的“线或”产生，并连接到这两个器件的Resetb管脚。这一机制确保所有器件同时离开POR状态。

　　3. PWR0，PWR1：由主器件产生的两个信号，用来指示电源电压的顺序阶段。

　　00 —— 无动作

　　01 —— 开通一级电源

　　10 —— 开通二级电源

　　11 —— 开通三级电源并启动所有本地电源监控

                        图4：图3实例中主、从电源管理器的工作过程。

    4．Response：这个信号由从器件产生，表示一个指令的完成。例如当主芯片PWR0,PWR1＝01时，从器件首先在Response线上输出逻辑0，开通一级电源，等一级电源输出电压稳定后，在Response线上输出逻辑1。Response信号可以通过“线与”逻辑被一个以上从器件使用。采用这种方案，主Power1208器件将能控制多个从器件而不必改变逻辑。

　　主从器件一起工作的情况如图4所述，用不同颜色显示的各个步骤是：

　　1.等待IBV —— 主器件等待IBV到达稳定，此时PWR0,1=“00”。一旦IBV稳定，主器件将PWR0,1信号设置为“01”，并且开通1.5V的电路板电源。

　　2.第一组电源开通 ——从器件开通1.2V和1.3V的POL电源。从器件等待1.2V和1.3V 的POL启动并在两个电压都稳定后使Response有效。主器件等待Response信号和1.5V电压稳定，并将PWR0,1信号设为“10”，开通2.5V电路板电源。

　　3.同样的，第二和第三组电源被开通。

　　4.电路板正常工作——收到有效的Response信号后，主器件设置CPU复位逻辑信号保持200ms后，进入电源监控模式。

　　5.电源故障情况—— 当ASIC电源(1.3V)发生故障时，从器件设置Response信号无效。然后主器件产生Brown_Out中断信号并发送给CPU，等待100ms后将PWR0,1信号置为“00”，设置CPU复位信号有效并且关断电路板电源。

　　6.电路板电源关闭－ 从器件关闭所有POL电源。

　　主从器件的分工

　　主Power 1208管理电路板上所有电源。

　　阶段1：主Power 1208器件等待中间总线电压(12V)稳定，然后转入阶段2。

　　阶段2：电压最低的集中式电源(1.8V)启动，并设置PWR0,1为“01”。从Power604器件启动低电压POL电源(1.3V，1.2V)。主器件等待来自从器件的响应和1.8V集中式电源的稳定。通过将PWR 0,1设置为“10”然后再设置为“11”，其他所有电源以相同的响应机制被启动。待所有电源稳定后，转入阶段3。

　　阶段3：Power_Good信号被激活；复位脉冲的100ms延伸时间开始。当CPU复位信号无效后(在脉冲延伸期时间的末期)，在阶段4电路板开始正常工作。

　　阶段4：主器件通过模拟输入和来自从器件的Response信号监控电源。一旦任何电源发生故障或者Response信号被激活，发往CPU的brown_out中断信号将被激活。另外，当Reset输入被激活或者看门狗定时器超时，CPU_Reset信号将被置为有效。如果IB电压降至额定电压以下，主器件产生CPU_Reset并且跳到阶段5。

                         　图5：PAC-Designer的LogiBuilder界面。

    阶段5：在此阶段，电源以与阶段2相反的顺序断开。首先，在PWR0,1=01命令下，集中式3.3V电源和3.3V POL电源被断开，然后是一个10ms的等待状态，接着断开2.5V电源，最后再断开其余电压更低的电源。从器件Power604在阶段2、阶段4和阶段5处于工作状态。在此应用中，从器件控制3.3V、2.5V和最低电压(1.3V、1.2V)的POL。不过，每个电源被单独监控，其状态通过Response信号被传送到主器件。

　　阶段2从Power604器件执行PWR0,1信号的命令。对于每个命令，Response信号在电源电压稳定后才被激活。

　　阶段4不断地监控所有四个电源电压。若其中任一电压降至其阈值以下，则输出逻辑0到Response信号。

　　阶段5依照关闭命令，关闭电源。

　　软件工具

　　PAC-Designer是一种直观、可点击操作的基于PC的软件工具，被用来实现主、从电源管理器的设计。该软件可免费从www.latticesemi.com下载。 PAC-Designer的LogiBuilder部分用来实现主从器件设计的逻辑。图5中的屏幕图片(主Power1208和从Power604)显示了采用LogiBuilder中5种基本指令实现的逻辑。

　　可升级的设计

　　通过采用另一片Power1208器件作为从器件或者使用更多额外的Power1208或Power604从器件(所有这些器件由数字控制总线控制)，上述设计可以得到扩展以管理更多的电源。无论从器件数目是多少，主器件中的算法不变，但从器件中的算法则会随着电源区域而相应变化。例如，采用一片Power1208从器件，可在夹层卡上实现完整的5阶段电源管理，当与主卡同步上电/断电时，夹层卡具有自己的CPU复位、故障中断等信号。

　　本文小结

　　ispPAC电源管理器具有结合了PLD和可编程模拟电路的独特架构，能以级联方式为分布式电源架构提供可靠的电源管理解决方案。基于此的电源管理解决方案灵活且可升级。这种方案在有电源噪声的以及多种夹层插卡的情况下能够可靠地工作。这种可靠性归功于Power1208和Power604器件的可靠性、电压监控精度以及通过数字控制总线带来的可靠的握手机制。而PAC-Designer软件中的LogiBuilder部件通过简单且直观的点击机制提供了种类丰富的电源管理功能，使设计得以进一步简化。