打印本文 关闭窗口 | |
如何实现显示原理与VGA时序来源于瑞达科技网 | |
作者:佚名 文章来源:网络 点击数 更新时间:2010/12/19 文章录入:瑞达 责任编辑:瑞达科技 | |
|
|
在彩色显示器领域中VGA应用广泛,其拥有高分辨率、快显示速率、多种颜色等优点。但真正的VGA技术的应用还要属在计算机与笔记本等设备中,但若说VGA图像的显示和控制的应用就比较广泛了,可广泛应用于超市、车站、飞机场等公共场所的监控和提示信息显示,也可应用于工厂车间生产过程中的操作信息显示,还能以多媒体形式应用于日常生活。 显示原理与VGA时序实现 作为VGA显示卡主要的组成部分,控制电路主要完成时序发生、显示缓冲区数据操作、主时钟选择和D/A转换等功能;显示缓冲区提供显示数据缓存空间;视频BIOS作为控制程序固化在显示卡的ROM中。 VGA时序分析 只要实现VGA时序那么就能解决数据来源、数据存储、时序实现等问题从而实现VGA显示,行时序和帧时序都需要产生同步脉冲(Sync a)、显示后沿(Back porch b)、显示时序段(Display interval c)和显示前沿(Front porch d)四个部分。几种常用模式的时序参数如表1所示。 VGA时序实现 VGA时序实现步骤第一步就要确定主时钟频率,然后由主时钟频率和图像分辨率计算出行总周期数,再将数据折算成时钟周期数。在CPLD中利用计数器和RS触发器,以计算出的各时序段时钟周期数为基准,产生不同宽度和周期的脉冲信号,再利用它们的逻辑组合构成图2中的a、b、c、d各时序段以及D/A转换器的空白信号BLANK和同步信号SYNC。 读SRAM地址的产生方法 主时钟作为像素点计数脉冲信号,同时提供显存SRAM的读信号和D/A转换时钟,它所驱动的计数器的输出端作为读SRAM的低位地址。行同步信号作为行数计数脉冲信号,它所驱动的计数器的输出端作为读SRAM的高位地址。由于采用两片SRAM,所以最高位地址作为SRAM的片选使用。由于信号经过CPLD内部逻辑器件时存在一定的时间延迟,在CPLD产生地址和读信号读取数据时,读信号、地址信号和数据信号不能满足SRAM读数据的时序要求。可以利用硬件电路对读信号进行一定的时序调整,使各信号之间能够满足读SRAM和为DAC输入数据的时序要求。 数据宽度和格式 只要R、G、B三个分量各8位就可以显示真彩色BMP图像,为了节省显存的存储空间,可采用高彩色图像,即每个像素值由16位表示,R、G、B三个分量分别使用5位、6位、5位,比真彩色图像数据量减少一半,同时又能满足显示效果。 综上所述, 多媒体中控、会议中控系统等等的基础就是VGA显示的原理,天创恒达数字视频技术开发(北京)有限公司一直致力于VGA采集卡的开发与研究,为用户提供了一套VGA切实的解决方案。 |
|
打印本文 关闭窗口 |